損傷センサシステムにおける暗号のハードウェア実装

渡邊晃生*, 青木一弘**, 早川潔**

Hardware Implementation of Encryption in Damage Sensing System

Kouki WATANABE*, Kazuhiro AOKI** and Kiyoshi HAYAKAWA**

要旨

日本の多くの構造物は老朽化が進んでおり、予算が限られる中、構造物を少しでも長く使用するために は、日常的な点検・維持管理が重要である.この点検・維持管理作業を効率化する手法として、構造物に センサを設置して振動などの物理量を計測し、処理することにより構造物の損傷の位置や程度の同定を行 う損傷センサシステムの研究開発が進められている.橋梁など大規模な構造物に対しこのシステムを導入 する場合には、構造物の複数の個所にセンサを設置し、センサで計測したデータを通信手段により収集す る必要がある.本研究では、損傷センサシステムにおける通信の暗号化について検討を行った.本稿では、 暗号化に KCipher-2 を用いてハードウェアで実装を行うことで、処理の高速化が実現できることを示す.

キーワード:暗号化, FPGA, KCipher-2, SHA256

1. はじめに

日本の社会基盤構造物の多くは、1970年代および1986 年から90年代頃に建設された.近年、従来では再開発・ 新設の対象となるような構造物が、経済の低迷や環境へ の配慮により補修・補強を施すことによる長寿命化が図 られている.また、近年頻発している地震などの大規模 災害や交通量の増大により、構造物の耐震性や耐荷力の 向上も求められている.構造物の長寿命化のためには, 日常的な点検・維持管理が重要である.現在における主 流な点検手法は、熟練技術者による目視や打音による検 査となっているが、需要の増加や専門技術者の減少、検 査対象がインフラ構造物である場合は点検時に交通規制 の必要があるなどといった問題がある. そこで、熟練し た専門家を必要とせず、構造物の損傷を簡単に診断可能 なシステムが求められている.以上の背景より、構造物 にセンサを設置して振動などの物理量を計測し、信号処 理などをすることにより構造物の損傷の位置や程度の同 定を行う構造物ヘルスモニタリングシステムの研究開

2019年8月19日受理

** 総合工学システム学科 電子情報コース

(Dept. of Technological Systems : Electronics and Information Course)

発が進められている. 文献^{III}において, 圧電素子を振動センサとして用いて構造物に加わる振動を計測し, そのスペクトルの変化を観測することで損傷の位置や程度の同定がある程度可能であると報告されている.

本研究では、その提案を受けて開発された損傷センサ システム^[2]における計測データのセキュリティについて 検討を行う.先行研究^[3]では、暗号化にはハッシュ関数に よるストリーム暗号を用いたが、本研究では暗号化に KCipher-2^[4]を用いてハードウェア実装を行うことで、処 理をより高速化することを目的とした.

2. 損傷センサシステム

2.1 システムの構成

本研究の損傷センサシステムは、複数の計測モジュー ル、収集モジュール、クラウドサーバから構成される. 橋梁などの計測対象とする構造物に複数の計測モジュー ルと収集モジュールを設置し、振動センサとして圧電素 子を用いて構造物に伝わる振動を計測し、計測モジュー ルによって波形観測及びスペクトル解析を行う.解析結 果は自動的に収集モジュールに収集され、インターネッ トを通じてクラウドサーバにアップロードされる.この システムを全国の構造物に配置することにより、クラウ ドサーバであらゆる構造物の損傷状態の一元管理を行う. システムの構成を図1に示す.

このシステムでデータの改ざんが行われると、構造物

^{*} 総合工学システム専攻 電気電子工学コース (Advanced Course, Dept. of Technological Systems : Electrical and Electronic Engineering Course)

の損傷を把握できないことや、不要な作業を行うことに なるなど、様々な問題が発生することが考えられる.本 研究では、計測モジュールと収集モジュール間において、 計測したデータの盗聴や改ざん、送信者の成りすましに ついて対策を行うために、クラウドサーバへアップロー ドする前に計測モジュール上でデータの暗号化とメッセ ージ認証コードの作成を行う.



図1 損傷センサシステムの概要

2.2 計測モジュール

計測モジュールには、Xilinx 社の FPGA 開発ボード ZYBO を用いた. ZYBO の外観を図2に示す.



図2 ZYB0の外観

ZYBOはZynq 7010を搭載したデバイスで,ARM プロ セッサ(Cortex-A9)とFPGA(Artix-7相当)が内蔵されている. 本研究ではARM上で動作するOSとしてLinaro Ubuntu 12.11をインストールしたZYBOに,データの暗号化とメ ッセージ認証コード作成の処理を実装した.また,ZYBO のFPGA部は,6入力LUT4つとフリップフロップ8つ で構成されるスライスが4400個,32[kbyte]のデュアルポ ートブロック RAM80個などから構成されている.

計測モジュールと収集モジュール間の通信には、XBee ZB を用いて ZigBee による無線通信を行う.

2.3 暗号化方式

計測モジュールで用いる暗号は、低消費電力で高速に 演算できる必要がある。そこで本研究では、処理手順を 抑えて高速化が容易な共通鍵暗号方式を用いた。共通鍵 暗号方式には、ブロック暗号とストリーム暗号の二つの 方式がある。ストリーム暗号は、生成された擬似乱数列 と平文を XOR 演算する処理だけで暗号化するため、演算 量を抑えることができる。

これらの理由から、本研究では、処理速度、省電力性 に優れたストリーム暗号を用いた.暗号化アルゴリズム には KCipher-2 を用いた.

3. KCipher-2

KCipher-2^[45]は、128[bit]の初期鍵と128[bit]の初期ベクトルを入力とするストリーム暗号である。暗号技術検討 会及び関連委員会(CRYPTREC)の電子政府推奨暗号に選 定されたストリーム暗号であり^[6]、2つのフィードバック レジスタ FSR-A と FSR-B、4つの内部レジスタを有する 非線形関数部、動的フィードバック制御部から構成され ている.内部で使用されるレジスタは全て32[bit]である. KCipher-2のアルゴリズムの概要を図3に示す.



3.1 初期化処理

KCipher-2の初期化処理は、初期鍵・初期ベクトルの読込み処理と内部状態の初期化ステップからなる.

3.1.1 初期鍵・初期ベクトルの読込み

初期鍵・初期ベクトルの読込みでは、鍵スケジュール アルゴリズムを用いて、128[bit]の初期鍵 *IK* と 128[bit]の 初期ベクトル *IV* を内部レジスタに読込み、初期化前の内 部状態を生成する.

KCipher-2の鍵スケジュールアルゴリズムでは,128[bit] の初期鍵を384[bit]の内部鍵に拡張する. *IK_i*, *K_i*を32[bit] とし,初期鍵を*IK*=(*IK*₀,*IK*₁,*IK*₂,*IK*₃),内部鍵を*K*=(*K*₀,*K*₁, …,*K*₁₁)と表すと,*K*は*IK*より以下の式で表される.

$$K_i = IK_i \qquad (0 \le i \le 3) \qquad (1)$$

$$K_i = K_{i-4} \bigoplus Sub((K_{i-1} \ll 8) \bigoplus (K_{i-1} \gg 24))$$

$$\bigoplus Rcon[\frac{i}{4} - 1]) \qquad (i=4,8) \tag{2}$$

$$K_i = K_{i-4} \bigoplus K_{i-1}$$
 (otherwise) (3)

ここで, *i*=0,1,…,11 である. また, *Rcon[j*]は KCipher-2 の鍵スケジュールアルゴリズムでは*i*=4,8のみ利用される 定数であり, *i*=4 の時, *Rcon*[0]=0x01000000, *i*=8 の時, *Rcon*[1]=0x02000000 となる.

内部鍵 K の生成後,初期化前の FSR-A, FSR-B の内部 状態A, B と非線形関数内部レジスタの値 R1, R2, L1, L2 は,内部鍵 K と初期ベクトルIV = (IV₀, IV₁, IV₂, IV₃) (IV_i は 32[bit])から以下の式で生成される.

$$\begin{aligned} A_m &= K_{4-m} & (m=0,1,\cdots,4) & (4) \\ B &= (K_{10}, K_{11}, IV_0, IV_1, K_8, K_9, IV_2, IV_3, K_7, K_5, K_6) & (5) \\ R1 &= R2 &= L1 = L2 = 0 \\ \text{x00} & (6) \end{aligned}$$

3.1.2 内部状態の初期化

初期化前の内部状態を生成した後, KCipher-2 を 24 ク ロック(*j*=1,2,…,24)動作させ,以下の式により内部状態の 撹拌を行う.

$$R1^{(j)} = Sub(L2^{(j-1)} + B_9^{(j-1)})$$
(7)

$$R2^{(j)} = Sub(R1^{(j-1)})$$
(8)

$$L1^{(j)} = Sub(R2^{(j-1)} + B_{A}^{(j-1)})$$
(9)

$$L2^{(j)} = Sub(L1^{(j-1)})$$
(10)

$$A_i^{(j)} = A_{i+1}^{(j-1)} \qquad (i \neq 4) \qquad (11)$$

$$A_{i}^{(j)} = \alpha_{0} A_{0}^{(j-1)} \bigoplus A_{3}^{(j-1)} \bigoplus ZL^{(j-1)} \quad (i=4)$$
(12)

$$B_i^{(j)} = B_{i+1}^{(j-1)} \qquad (i \neq 10) \quad (13)$$

$$B_{i}^{(j)} = \left(\alpha_{1}^{cl_{1}(j-1)} + \alpha_{2}^{1-cl_{1}(j-1)} - 1\right) B_{0}^{(j-1)} \oplus B_{1}^{(j-1)}$$
$$\oplus B_{6}^{(j-1)} \oplus \alpha_{3}^{cl_{2}(j-1)} B_{8}^{(j-1)} \oplus ZH^{(j-1)} \quad (i=10) \quad (14)$$

ここで,時刻 *x* の *FSR-A*, *FSR-B* の出力を *A*⁽⁴⁾, *B*⁽⁴⁾とし, 非線形関数内部レジスタの値も同様に *R*1⁽⁴⁾, *R*2⁽⁴⁾, *L*1⁽⁴⁾, *L*2⁽⁴⁾としている.また,*i*はレジスタの番号を示している. *Sub*(*X*)は入力 *X* に対する関数 *Sub* の出力を表し, 関数 *Sub* は 32[bit]から 32[bit]への変換を与える.

cl1, cl2 は FSR-A のレジスタ値を用いてフィードバック制御部により決定される 1[bit]の値である. $A_i^{(\alpha)}[y]$ を時刻 $x \cap A_i \cap y$ 番目のビット値とし, MSB を $A_i[31]$ とすると, cl1, cl2 は以下の式で表される.

$$cl1^{(x)} = A_2^{(x)}[30] \tag{15}$$

$$cl2^{(x)} = A_2^{(x)}[31] \tag{16}$$

3.2 鍵系列出力処理

時刻 t に出力される 64[bit]の鍵系列を $Z^{(t)} = (ZH^{(t)}, ZL^{(t)})$ と表す. $ZH^{(t)}, ZL^{(t)}$ は32[bit]で, $ZH^{(t)}$ が上位の 32[bit]である. $ZH^{(t)}, ZL^{(t)}$ は以下の式で出力される.

$$ZH^{(t)} = B_{10}^{(t)} + L2^{(t)} \oplus L1^{(t)} \oplus A_0^{(t)}$$
(17)

$$ZL^{(t)} = B_0^{(t)} + R2^{(t)} \oplus R1^{(t)} \oplus A_4^{(t)}$$
(18)

鍵系列出力後,以下の式により内部状態の更新を行い,時刻 t+1 の内部レジスタ値を得る. なお, R1, R2, L1, L2 の更新については式(7)~(10)と同様に行う.

$$A_i^{(t+1)} = A_{i+1}^{(t)} \qquad (i \neq 4) \tag{19}$$

$$A_i^{(t+1)} = \alpha_0 A_0^{(t)} \bigoplus A_3^{(t)}$$
 (*i*=4) (20)

$$B_i^{(t+1)} = B_{i+1}^{(t)} \qquad (i \neq 10) \tag{21}$$

$$B_i^{(t+1)} = \left(\alpha_1^{cl_1^{(t)}} + \alpha_2^{1-cl_1^{(t)}} - 1\right) B_0^{(t)} \oplus B_1^{(t)} \oplus B_6^{(t)}$$

$$\bigoplus \alpha_3^{cl2^{(1)}} B_8^{(t)} \qquad (i=10) \qquad (22)$$

3.3 安全性評価

KCipher-2 に対する 2256 以下の計算量で実行できる具体

-3-

的な攻撃手法は提案されていない.表1にいくつかのス トリーム暗号について効果的な攻撃に要する計算量を示 す⁽⁷⁾.表1より,ほかの暗号と比較しても,KCipher-2 へ の攻撃に要する計算量は多くなっており,安全であるこ とがわかる.

Algorithm	Complexity of the best attack	Kind of attack	
KCipher-2	2 ³²⁰	guess-and-determine	
Rabbit	2^{136}	distinguishing	
SNOW 2.0	2^{174}	distinguishing	
SOSEMANUK	2^{148}	linear	
HC-256	$2^{276.8}$	distinguishing	
Salsa20	2^{224}	related-cipher	
SNOW 3G	2^{320}	guess-and-determine	

表1 安全性の比較

4. メッセージ認証

データの暗号化は盗聴防止に対しては有効であるが, 改ざんの検出や送信者のなりすましについては他の対 策が必要となる.そこで本研究ではメッセージ認証を 用いることで対策を行った.

メッセージ認証では、送信者は、暗号文と共通鍵を結 合したビット列からハッシュ関数を用いてメッセージ認 証コード(MAC)を作成し、暗号文に付加して送信する. 受信者は、送られてきた暗号文から MAC を送信者と同 様の手順で作成し、受信した MAC と作成した MAC が等 しければ、送信者は正しく、データの改ざんが行われて いないと確認できる.本研究ではハッシュ関数に SHA256^{I8}を用いた.

5. SHA256

SHA256 は、任意長の入力データから 256[bit]のハッシュ値を出力するハッシュ関数である。256[bit]の初期 ハッシュ値を持っており、入力データを 64[byte]毎の メッセージブロック*M*⁽¹⁾に分割し、初期ハッシュ値を 変化させる演算に各メッセージブロックを適用させる ことで入力データ長に関係なく固定長のハッシュ値を 得ることができる。

入力データに対しては、64[byte]の倍数のデータを得 るようにパディング処理を行った.処理の概要を図4 に示す.この処理では、最初に元の入力データの後に 1のビットと元の入力データ長を2進数表記した 8[byte]のデータを追加する.そして、データ全体のサ イズが 64[byte]の倍数となるまで、追加した1のビッ トと入力データ長の間に0のビットを追加することに よって, 64[byte]の倍数のデータを得ることができる.



Input data length

図4 SHA256 のパディング処理

入力データを 64[byte]毎に分割したメッセージブロッ ク $M^{(i)}$ をさらに 32[bit]毎に分割して $\left(M_{0}^{(i)}, M_{1}^{(i)}, \dots, M_{15}^{(i)}\right)$ とし、このデータ $M_{t}^{(i)}$ を 256[byte]のデータに拡張してハ ッシュ値の計算に用いる. 拡張されたデータは 32[bit]毎 に $\left(W_{0}, W_{1}, \dots, W_{63}\right)$ と表記する. 拡張されたデータは以 下の式で表される.

$$W_t = M_t^{(l)}$$
 (0\le t\le 15) (23)

$$W_t = \sigma_1(W_{t-2}) + W_{t-7} + \sigma_0(W_{t-15}) + W_{t-16}$$
(16\leq t\leq 63) (24)

ここで、 $ROTR^{n}(x)$ をxの右nビットローテート、 SHRⁿ(x)をxの右nビットシフトとすると $\sigma_{0}(x), \sigma_{1}(x)$ は以下の式で表される.

 $\sigma_0(x) = ROTR^7(x) \bigoplus ROTR^{18}(x) \bigoplus SHR^3(x) \quad (25)$ $\sigma_1(x) = ROTR^{17}(x) \bigoplus ROTR^{19}(x) \bigoplus SHR^{10}(x) \quad (26)$

6. 暗号化と MAC の処理

6.1 ソフトウェア実装

本研究では、MicroSD カード上に保存された 6400[byte]の計測データファイルを暗号化し、32[byte] の MAC を作成し付加したファイルを出力するプログ ラムを C 言語で作成した.図5に、暗号化処理後のフ ァイル構成を示す.

6400byte	32byte
Ciphertext	MAC

図5 暗号化処理後のファイル構成

鍵は 32[byte]のファイルを用い, プログラム中で生成される擬似乱数列によって一つのファイルを暗号化する毎に更新している. そのため, 内容が同じファイ

-4-

ルを続けて入力しても,異なる暗号文が出力される. 暗号化処理の流れを図6に示す.

今回行った実装では、KCipher-2の実装に参照テーブル を用いた高速実装方法⁽⁴⁾を用いている.この方法では*a_i*の 乗算や関数 *Sub* の処理を、参照テーブルを用いて行うた め高速となる.また、入力される平文と鍵が固定長であ るため、SHA256のパディング処理を定数によって行うこ とで簡略化し、プログラムの高速化を行っている.



図6 暗号化処理の構成

6.2 ハードウェア実装

ハードウェア実装では、図6のデータ暗号化部とMAC 作成部をFPGA上に実装した.開発にはXilinx社のFPGA 開発ツール Vivadoを用いて Verilog-HDL により記述して いる. ARM 上から FPGA 上のレジスタアクセスには、 UIO(User space I/O)を用いている. この方法では、デバイ スツリーに少しの記述を行うだけでユーザー空間からの レジスタアクセスが可能となる. 今回はUIOを2つ用い て 32[bit]単位でデータの入出力を行っている. 図7にお いて、FPGA で囲んでいる部分がハードウェアで実装し た部分を示している.

また、ハードウェア実装では、SHA256の処理でハッシュ値の計算に用いる 256[byte]のデータ($W_0, W_1, ..., W_{63}$)の保存場所を、レジスタからブロック RAM へと置換することによって、回路規模の削減を図った.



図7 ハードウェア実装による暗号化処理の構成

7. 性能の比較

7.1 擬似乱数列生成速度の比較

本研究で用いるストリーム暗号の性能比較を行うため,

先行研究で用いたハッシュ関数によるストリーム暗号の ソフトウェア実装³, KCipher-2 のソフトウェア実装,お よび KCipher-2 のハードウェア実装における,暗号化と鍵 の更新に必要な 6432[byte]の擬似乱数列の処理時間を比 較した.結果を表2に示す. KCipher-2 のハードウェア実 装においては,クロック周波数を125[MHz]とし,擬似乱 数列生成に必要なクロック数から処理時間を算出した. 表2より,ハッシュ関数を用いる既存手法よりも KCipher-2 を用いた方が高速に擬似乱数列の生成ができ ることがわかった.また,FPGA でハードウェア実装す ることによりさらに高速化できることがわかった.

表2 処理時間の比較

	Processing time [µsec]	
Hash Function (Software Imp.)	12707	
KCipher-2 (Software Imp.)	740	
KCipher-2 (Hardware Imp.)	53	

7.2 暗号化プログラムの実装別比較

KCipher-2 による暗号化と MAC の作成について、ソフ トウェア実装(ソフト実装)、ハードウェア実装(ハード実 装 1)、SHA256 の処理部分のレジスタを一部ブロック RAM に置換した実装(ハード実装 2)についての 3 種類の 実装を行い、それぞれの実行時間、FPGA の回路規模、 ZYBO 全体の消費電力について比較を行った.結果を表 3に示す.

	Software	Hardware	Hardware
	Imp.	Imp.1	Imp.2
Processing	5266	3095	3101
time [µsec]	5200	3095	5171
Slice	0	2456	1333
	(0%)	(55.8%)	(30.3%)
Block	0	10.5	11.5
RAM	(0%)	(17.5%)	(19.2%)
Ordinary	1 77 47	1 0105	1 2024
power [W]	1.//4/	1.0105	1.0054
Encryption	1.0120	1.8669	1.8505
power [W]	1.8130		

表3 実装方法による性能の比較

回路規模の比較は、使用したスライスとブロック RAM で行い、使用率も併記している. ブロック RAM が小数 となっているのは、ブロック RAM は1つにつき 32[kbyte] のデュアルポートであるが、一部のブロック RAM を 16[kbyte]のシングルポート ROM として用いているため である. 消費電力は、暗号化をしない平常時の消費電力と暗号 化時の消費電力の平均で比較している。消費電力の測定 には、日置電機のパワーメータ PW3335-03 を用いた。サ ンプリング間隔は200[msec]で20分間の測定を行い、1秒 毎に暗号化処理を行うプログラムを実行した。図8にソ フトウェア実装時における電力波形の一例を示す。



表3より, FPGA でハードウェア実装することで処理 が高速化できていることがわかる. ハード実装1に比べ ハード実装2が少し遅いのはブロック RAM を用いたこ とでデータへのアクセスに必要なクロック数が増えたた めである. しかし,回路規模で比較した場合,スライス 数がかなり削減されており効率的な回路になっていると 考えられる.

消費電力で見れば、ソフト実装の場合が最も低く、ハード実装2、ハード実装1の順に高くなっていることがわかる. これはいずれの実装においても ARM プロセッサ は動作しており、ハードウェア実装ではさらに FPGA により回路が実装されている分の消費電力が加えられてい るためだと考えられる. ハード実装1に比べてハード実 装2が少し低いのは、回路規模が小さくなっているため だと考えられる. そのためハードウェア実装において消 費電力を低減するには、回路規模の削減が重要であると 考えられる. また、平常時と比べ暗号化時に増加する消 費電力はいずれの実装の場合もほぼ同じであることがわ かる.

8. むすび

本研究では、損傷センサシステムに暗号化処理を実装

した.暗号化方式には共通鍵暗号方式のストリーム暗号 を選択し,KCipher-2によるデータの暗号化と,SHA256 によるメッセージ認証を行った.実装方法としては,ソ フトウェア実装,ハードウェア実装,SHA256の処理部分 のレジスタを一部ブロック RAM に置換したハードウェ ア実装の3種類について行った.実験の結果より,ハー ドウェア実装を行うことで高速な処理を実現することが できた.消費電力においては,ハードウェア実装を行う ことで若干増加したが,回路規模の削減を行うことで低 減できることを確認した.

今後は、ハードウェア実装における回路規模のさらな る削減を行うことで、消費電力を増やさずに暗号化処理 の高速化を実現していく必要がある.

参考文献

[1] 小幡卓司, 2014, 圧電素子を用いた損傷同定モニタリングシステムの実験的研究,構造工学論文集, Vol60A, pp.165-174.

[2] Kiyoshi HAYAKAWA, Masashi FUJIWARA, Takeshi WADA, Takashi OBATA, 2016, Development of a damage identification monitoring system for building structures, Proceedings of the 4th IIAE International Conference on Industrial Application Engineering 2016, pp.340-347.

[3] 渡邊晃生,青木一弘,早川潔,三野智貴,中野郁弥, 2016,損傷センサシステムにおけるセキュリティの検討, 第 35 回数理科学講演会講演論文集, B101.

[4] KDDI 株式会社, 2017, ストリーム暗号 KCipher-2(仕 様書 1.2 版).

[5] 響崇史,本間尚文,青木孝文,仲野有登,福島和英, 清本晋作,三宅優,2012, KCipher-2への電力解析攻撃対 策とその評価, Computer Security Symposium, pp.749-756.
[6] 総務省,経済産業省,2016,電子政府における調達の ために参照すべき暗号のリスト(CRYPTREC 暗号リスト), http://www.cryptrec.go.jp/list/cryptrec-ls-0001-2016.pdf.

```
[7] Yuto NAKANO, Kazuhide FUKUSHIMA, Shinsaku KIYOMOTO, Tsukasa ISHIGURO, Yutaka MIYAKE, Toshiaki TANAKA, Kouichi SAKURAI, 2014, Fast
```

Implementation of KCipher-2 for Software and Hardware,
IEICE TRANS. INF. & SYST., VOL.E97-D, NO.1, pp.43-52.
[8] NIST, 2015, Secure Hash Standard (SHS),
http://dx.doi.org/10.6028/NIST.FIPS.180-4.